현재 0.01나노 반도체가 불가능한 이유는 

빛의 크기를 더이상 줄일수 없기 때문이였는데,

빛의 크기를 1조배이상 줄일수있는 방법이 있어.

그건 바로 빛의 밀도를 낮추고 빛의 축소 배율을 높이는거야.

광학계에서 써오던 ND1000000은 빛이 투과하면서 

빛의 밀도가 100만배 낮아지게 되는데,

이때 축소 배율을 100만배 낮춰주는거야.

코일 자기장 배율 축소기가 그것을 가능하게 해주지.

빛은 대물 렌즈에서 빛이 투과하면서 점점 작아지다가 일정 분기점에서 상을 형성하고

뒤집히는데, 그 상이 잡히는곳에서 0.01CM뒤로 밀렸는데 100만배가 작아질수있지.

이때 코레일에 전류를 흘려보내, 자기장을형성해서

빛의 궤도를 변화시켜서 X축, Y축으로 미세 조정할수있어.

빛의 밀도를 낮추고 빛의 축소 배율을 높이는거지.

해상도가 문제인데, 축소 배율만 높여주면 해상도가 높아져,

그런데 만약에 빛의 밀도를 낮추지 않고 배율을 높이며 형상이 제대로 나오지 않고,

빛이 겹쳐지면서 형상이 제대로 나오지 않겠지.

반대로 빛의 밀도가 너무 낮으면 흐릿하게 나올꺼야.

이것을 조정하려면 코일 조정기가 부착된 축소 배율기가 필요한거지.

누설 전류가 발생하는 가장 큰 이유는 3나노 이하로 가면서 전자의 크기가 작아졌는데,

상대적으로 벽의 틈이 커진거야.

쉽게 말하면 10나노보다 1나노가 틈이 상대적으로 10배 더 커지는거지.

그래서 누설 전류를 막으려면 전류가 흐르는 채널의 총 크기를 키우거나, 

벽의 밀도를 높여줘야돼, 채널의 총 크기를 키우면 전성비가 나빠지는 단점이 있어.

그래서 가장 좋은 방법이 실리콘 웨이퍼위에 밀도가 7000배 이상 높은 그래핀으로 코팅하고, 

그래핀 산화막을 건식으로 하면 누설전류가 없어진다는거야.

7000배 더 많이 빈틈을 막으닌깐,

0.01나노 반도체는 시작에 불과한 이유지.

ND1000000을 2개 겹치면 빛의 밀도가 1조배 낮아지는데,

축소 배율로 1나노를 1조배 낮추면, 100나노가 0.00000000001 나노가 되는거야.

전성비도 매우 높아지고 처리와 반응 속도도 빨라지겠지.

3나노 이하가 불가능한 이유가 바로 누설전류때문인데,

그래핀 코팅을 한뒤 산화막을 만들면 0.01나노에서도 누설전류가 발생하지 않지.

현재 저장 장치의 경우 10나노 이하는 일정 시간이 지나면 스케일링 현상으로,

오류가 발생해서 10나노 이하로 못하고있는데, 그래핀을 코팅하고, 

건식으로 산화막을 만들면 웨이퍼의 밀도를 높이면 당장 3나노도 가능하다는거지.

TSMC에서 0.01나노를 5년안에 현실화 하면 회사 가치가 어느정도 높아질까,

1세대 앞선 기술력이라 그 가치는 아무도 알지 못하지.