DRAM은 현재 14나노 정도에 머물러있는데,

그 이유는 더 크기를 줄이면 누설전류때문에 캐패시터의 기능이 상실하기 때문이야.

이것도 2나노 이하 반도체에서 누설전류를 해결하지 못한 근본적 원인과 같은데,

캐패시터는 수직으로 만들어져있는데, 이때 절연체의 폭을 넓히는거야.

2나노 트렌지스터에 위에 캐패시터를 2나노로 그리는데,

절연체는 2배~3배 높이로 더 쌓아 상대적으로 더 높은 절연층을 유지하도록 하는거지.

그러면 14나노보다 7배가 작은 2나노 DRAM이 바로 만들어지는거야.

새로운 DRAM을 개발할게 아니라 절연체의 높이를 높여줘서, 

전압 대비 전하 저장량이 충분하도록 해서, 누설전류를 막아주는거지.

현재 2나노 이하 반도체 트렌지스터에서도 전류가 누설되는 이유는

산화막의 높이가 너무 낮아서 작은 전압으로도 전류가 흐르기 때문인데,

수직트렌지스터로 만들게 되면 누설전류를 막을수있지.

그런데 캐패시터는 이미 수직이기 때문에 절연체의 높이만 높여주면 돼.

DRAM 2나노를 바로 만들고, 0.01나노 반도체까지 당장 가능한데,

이러면 현재 AI 데이터 공장을 짓게 되었을때,

딱 한개만 제대로 지어도, 전세계 모든 국가 데이터 센터를 다 합친것보다 속도와 용량을 높이면서

전성비도 100배,1000배가 좋아지는거야.

원전 수백개를 지은 효과를 내겠지