0.01나노 반도체 현실화할 핵심 기술.jpg

GravityNgc2023.04.14
조회122


0.01나노를 현실화 하려면 빛의 크기를 줄이는것과 누설 전류를 막는것을 해결해야만 하는데,


현재 반도체 업계에서는 2나노 이하는 더이상 불가능하다는거야.


가장 큰 이유는 누설 전류 때문이였어,


미세 나노화 되는 과정에서 누설 전류가 발생하는 이유는 실리콘의 밀도가 낮아,


미세한 틈들이 있는데, 그 틈이 상대적으로 커지면서 전류가 누설되기 시작하는거야.


그래서 실리콘 웨이퍼 위에 밀도가 3000배~9000배 높은 그래핀으로 코팅하고,


건식으로 그래핀 산화막을 형성하는거지. 천천히 만드는거야.


그래핀 산화막의 밀도가 높아지면서, 누설전류도 사라지게 되는거야.


또 하나의 난제, 바로 빛의 크기를 줄이는거지.


빛의 크기를 줄이는 방법은 바로 빛의 밀도를 낮추고, 축소 배율을 높이는거야.


카메라에 사용되는 렌즈 필터 ND1000000의 경우, 


빛이 이 필터에 통과하면 빛의 밀도를 1/100만으로 낮아져,


빛의 밀도를 1/100만으로 낮추고 축소 배율을 100만배 높이는거지.


축소 배율을 어떻게 높일까?


그건 전자 현미경에 사용하고 있는 자기장 축소 배율기지.


빛의 궤도에 코일을 둘러서 자기장을 형성해, 빛의 축소 배율을 결정하는데,


0.01cm만 밀렸는데, 100만배에서 1000만배 작아지게 만들수있다는거지.


렌즈 필터 ND1000000을 2개 겹치면 빛의 밀도는 1조배 낮아지는데,


그러면 1조배 작게 만들수있다는거야.


그래핀 코팅 기술로 누설전류를 막게 되면, 반도체 저장장치에도 바로 2나노를 적용할수있어.


현재 저장장치의 반도체는 10나노가 한계점인데, 그 이상 낮추게 되면 누설 전류에 의해서,


간섭을 받게되어 저장 데이터에 오류가 생기는 스케일링 현상이 생기기 때문이지.


반도체 저장장치에 2나노롤 접목하는것을 넘어서, 0.01나노 반도체를 접목하게 되면,


물리적 속도 한계를 대폭 상승시킬수있는데,


집적도가 높아지면서, 거리가 짧아진만큼 로딩 속도가 빨라진다는거야.


대역폭을 높여서, 시간당 많은 양의 정보를 불러들이는것이 아니라, 물리적인 거리가 짧아지면서


로딩 속도가 빨라진다는거지. 아무리 대역폭을 높여도, 로딩하는데 시간이 존재하는데,


그 시간이 짧아진다는거지.


당연히 비약적인 성능 향상이 이루어질수밖에 없겠지.


빛의 밀도를 낮춘 뒤, 빛의 축소 배율을 높일수록 해상도가 높아졌어,


밀도를 낮추지 않으면 빛이 단위 면적당 많은 양의 전자가 겹쳐 형상을 잃어버리고,


타버리게 되지. 반대로 밀도를 너무 낮추면 희미하게 보이는거야.


반도체에 특이점이 온거지.


0.01나노를 현실화할 핵심 기술과 공정은 이미 개발이 끝났지.


적용만 하면 되는거야.


이 기술의 가치는 어느정도 일까? 


1세대를 앞선 기술이 구현되는 만큼 1경원 그 이상의 가치야.