0.1나노에서 누설 전류를 막는 소자 성형 방법.jpg

GravityNgc2026.03.19
조회14

 

 

소자 성형을 통해서 전류 컨트롤을 늘리고 있는데, 


소자가 작아지면서 생기는 누설전류의 근본적 문제는 채널의 폭이 좁아진다는거야.


그러면 전압을 주지 않더라도 전류가 흐르면서 문제가 생기는데,


근본적 해결책은 바로 적층방식으로 만드는거지.


 


게이트에 전압을 주고 소스에 전류를 흘려주면 전자가 채널을 통과해 드레인에 닿고,


게이트에 전압을 풀면 드레인에 전류가 흐르지 않는거야.


 


벽의 폭이 좁아질수록 누설전류량이 커졌는데 3D 적층방식으로 바꾸면서


0.001나노가 되더라도 누설전류가 생기지 않는거지.


양자 터널링 효과는 벽의 미세한 공극에서 발생하는데 이곳으로 전류가 흐르는거야.


산화막의 두께가 넓으면 열로 전환되어 전류가 통과되지 않는데


산화막의 두가 얇으면 전류가 흐르는거지.


소자가 0.0001나노 반도체가 되면 채널의 벽은 그보다 더 작아야 해서 사실상 더 크게 만들수가없지만


적층방식으로 만들면 소자 크기가 0.0000001이라고하더라도 채널의 길이를 조정이 가능하기 때문에,


누설전류 컨트롤이 가능해지는거야.